ЗАГРУЗКА...

Микропроцессор "ТАЙФУН"

Руководитель и архитектор направления - Тимошенко Александр Николаевич

Описание микропроцессора "ТАЙФУН"

Архитектура микропроцессора на первом этапе строится на двоичных элементах и реализована по принципу "N-куб". Под данное описание отдаленно можно сопоставить архитектуру TRIPS с кардинальным изменением дизайна и схемы взаимодействия между микроядрами. В состав микропроцессора входят следующие модули:

  • 16 7-трайтовых микроядер
  • Независимый кэш в каждом микроядре
  • По 2 тритных АЛУ на одно микроядро
  • Блок внеочередного исполнения команд (OoO)
  • Контроллер включения и отключения микроядер "на лету"
  • Контроллер питания и тактовой частоты микроядер
  • 4 канальный контроллер памяти DDR3
  • UART, I2C, SPI, JTAG
  • Ethernet,PCIe,I/O
  • Видеоядро
  • Мультипроцессорный режим


Принцип работы микропроцессора строится на парралельном исполнении команд по мере их готовности. Микропроцессор является 7 трайтовым. Для снижения потребления энергии, микроядра при минимальной загруженности самостоятельно меняют собственное напряжение и тактовую частоту.

Таким образом возможно:
- Перевести в низкое энергопотребление неактивные микроядра;
- Изменить тактовую частоту и напряжение микроядра в зависимости от нагрузки;


На сегодняшний день проект находится на следующей стадии и имеет готовые простестированные модули:

  • Микроядра - Реализовано
  • Кэш - Реализовано
  • Блоки АЛУ - Реализовано
  • Видеоядро - Реализовано
  • Контроллер включения и отключения ядер "на лету" - Реализовано"
  • Мультипроцессорный режим - Реализовано